发布网友 发布时间:2022-04-22 15:39
共1个回答
热心网友 时间:2023-07-14 15:53
CMOS逻辑电平范围比较大,范围在3~15V。
比如4000系列当5V供电时,输出在4.6以上为高电平,输出在0.05V以下为低电平。输入在3.5V以上为高电平,输入在1.5V以下为低电平。CMOS电路时电压控制器件,输入总抗很大,对干扰信号的捕捉能力很强。所以,不用的管脚不要悬空,要接上拉电阻或者下拉电阻,给一个恒定的电平。
输入端接低内阻的信号源时,要在输入端和信号源之间要串联限流电阻,使输入的电流*在1mA之内。
扩展资料:
注意事项:
1、在储存、携带或运输CMOS器件和焊装有MOS器件的半成品印制板的过程中,应将集成电路和印制板放置于金属容器内,也可用铝箔将器件包封后放入普通容器内,但不要用易产生静电的尼龙及塑料盒等容器,采用抗静电的塑料盒当然也可以。
2、装配工作台上不宜铺设塑料或有机玻璃板,最好铺上一块平整铝板或铁板,如没有则什么都不要铺。
3、多电源器件,应该按照器件手册要求上下电,如果器件手册没有明确指出器件上下电顺序,则尽量保证各电源同时上电。
4、CMOS单元由一个NMOS和一个PMOS管互补构成。当输入信号的上升、下降沿太缓时,在阈值电平维持的时间可能较长,使得两管同时导通的时间过长,在Vcc与Vss间形成大电流通路,导致器件功能异常。
参考资料来源:百度百科-CMOS