请教关于74hc595串行输出与并行输出的关系
发布网友
发布时间：2022-04-26 05:09
共2个回答
热心网友
时间：2022-06-21 00:42
74HC595 74HC595
1 、描述 74HC595是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。 数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。
2、特点：8位串行输入 /8位串行或并行输出 存储状态寄存器，三种状态
输出寄存器可以直接清除 100MHz的移位频率
3、输出能力： 并行输出，总线驱动； 串行输出；标准中等规模集成电路
595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
4、参考数据:
CPD决定动态的能耗，
PD＝CPD×VCC×f1+∑(CL×VCC2×f0)
F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压
5、引脚说明
符号 引脚 描述
Q0…Q7 15， 1， 7 并行数据输出
GND 8 地
Q7’ 9 串行数据输出
MR 10 主复位（低电平）
SHCP 11 移位寄存器时钟输入
STCP 12 存储寄存器时钟输入
OE 13 输出有效（低电平）
DS 14 串行数据输入
VCC 16 电源
6、功能表
输入 输出 功能
SHCP STCP OE MR DS Q7’ Qn
× × L ↓ × L NC MR为低电平时仅仅影响移位寄存器
× ↑ L L × L L 空移位寄存器到输出寄存器
× × H L × L Z 清空移位寄存器，并行输出为高阻状态
↑ × L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态 移入，例如，以前的状态6（内部Q6”）出现在串行输出位。
× ↑ L H × NC Qn’ 移位寄存器的内容到达保持寄存器并从并口输出
↑ ↑ L H × Q6’Qn’ 移位寄存器内容移入，先前的移位寄存器的内容到达保持寄存器并出。
7、注释
H＝高电平状态
L＝低电平状态
↑＝上升沿
↓＝下降沿
Z＝高阻
NC＝无变化
×＝无效
当MR为高电平，OE为低电平时，数据在SHCP上升沿进入移位寄存器，在STCP上升沿输出到并行端口。
热心网友
时间：2022-06-21 00:43
8位输入完了然后一位一位的串行输出。
